Un employé d’Apple sur LinkedIn serait à l’origine d’un nouveau rapport affirmant que Apple a commencé à concevoir des puces qui seront fabriquées à l’aide du nœud de processus 2 nm de TSMC.
La diapositive d’Apple, publiée sur le site coréen gamma0burst et postée sur « X » par Revegnus, fait référence à des puces 5 nm plus anciennes telles que l’A15 Bionic, à des puces 3 nm telles que l’A17 Pro, et à un futur chipset de 2 nm.
Apple uses TSMC 2nm process 3/3
Source : https://t.co/B9wdDStcCf pic.twitter.com/r8LIIW7nz7
—Revegnus (@Tech_Reve) February 28, 2024
À mesure que le nœud de traitement utilisé pour construire une puce « rétrécit », les caractéristiques de la puce deviennent plus petites, y compris les transistors, ce qui permet d’en faire tenir davantage à l’intérieur d’une puce. C’est important, car plus le nombre de transistors est élevé, plus la puce est puissante et/ou économe en énergie. L’iPhone 15 Pro et l’iPhone 15 Pro Max sont actuellement les seuls smartphones équipés d’une puce de 3 nm.
Plus tard dans l’année, Apple devrait utiliser des processeurs d’application (AP) de 3 nm pour les quatre modèles d’iPhone 16. L’iPhone 16 et l’iPhone 16 Plus pourraient être équipés de l’A18 Bionic AP en 3 nm, tandis que l’iPhone 16 Pro et l’iPhone 16 Pro Max seraient dotés de l’A18 Pro AP, plus performant. Les deux composants seront fabriqués à l’aide du nœud N3E 3 nm de seconde génération de TSMC.
TSMC aurait l’intention de commencer la production de puces à 2 nm au cours du second semestre 2025 et de produire des puces à 1,4 nm en 2027. Apple devrait être la première entreprise à obtenir des puces de 2 nm. Ces dernières devraient permettre d’améliorer les performances de 10 à 15 % à puissance égale ou d’utiliser 25 à 30 % d’énergie en moins à vitesse égale par rapport aux puces de 3 nm.
Toujours la priorité chez TSMC ?
Apple est le principal client de TSMC, c’est pourquoi il est généralement le premier à recevoir des puces fabriquées par TSMC à l’aide de son dernier nœud de processus. Apple devra modifier sa conception pour tirer parti du nœud de 2 nm de TSMC, qui comportera des transistors Gate-all-around (GAA) au lieu des transistors FinFET actuellement utilisés.
En utilisant des nanofeuilles horizontales placées verticalement, les transistors GAA permettent à la grille d’entourer le canal sur les quatre côtés, ce qui réduit les fuites de courant et augmente le courant d’attaque. Il en résulte des signaux électriques plus forts entre les transistors, ce qui améliore les performances de la puce. En décembre, TSMC a présenté un prototype de puce à 2 nm à Apple et à Nvidia.
